資源描述：
《TN100-100_基于高云半導(dǎo)體FPGA的MIPI接口匹配方案pdf》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。
1、基于高云半導(dǎo)體FPGA的MIPI接口匹配方案TN100-1.00基于高云半導(dǎo)體FPGA的MIPI接口匹配方案移動(dòng)產(chǎn)業(yè)處理器接口(MIPI)是一種手機(jī)模塊間互聯(lián)的通用標(biāo)準(zhǔn)，MIPI協(xié)議的物理層定義了MIPID-PHY規(guī)范，主要包括圖像傳感器接口(CSI)和顯示屏接口(DSI)。圖1定義MIPIDPHY的電氣特性，MIPI標(biāo)準(zhǔn)主要有兩種工作模式，即高速(HS)模式和低功耗(LP)模式。?高速模式：信號(hào)的電壓擺幅較小，大約在200mV，用于高速數(shù)據(jù)的傳輸。?低功耗模式：電壓擺幅較大，達(dá)到了1.2V，用于傳輸控
2、制信息。圖1MIPIDPHY電氣特性TN100-1.001(5)基于高云半導(dǎo)體FPGA的MIPI接口匹配方案TN100-1.00表1~表4定義了MIPI在兩種模式下發(fā)送側(cè)和接收側(cè)的直流參數(shù)，表5和表6定義了高云器件LVCMOS12和LVDS25兩種電平標(biāo)準(zhǔn)的直流參數(shù)。通過(guò)對(duì)比可以發(fā)現(xiàn)，高云器件LVCMOS12可以滿足低功耗模式的電氣特性，而高云器件LVDS25加上合適的外部匹配網(wǎng)絡(luò)可以兼容高速模式的電氣特性。表1MIPILP發(fā)送模式直流參數(shù)ParameterDescriptionMinNomMaxUni
3、tsNotesVohTheveninoutputhighlevel1.11.21.3VVolTheveninoutputlowlevel-5050mVZolpOutputimpedanceofLP110Ωtransmitter表2MIPIHS發(fā)送模式直流參數(shù)ParameterDescriptionMinNomMaxUnitsNotesVcmtxHStransmitstaticcommon150200250mVmodevoltageΔVcmtxVcmtxmismatchwhenoutputis5mVDif
4、f-1orDiff-0VodHStransmitdifferentialvoltage140200270mVΔVodVodmismatchwhenoutputis10mVDiff-1orDiff-0VohhsHSoutputhighvoltage360mVZosSingle-endedoutputimpedance405062.5ΩΔZosSingle-endedoutputimpedance10%mismatch表3MIPILP接收模式直流參數(shù)ParameterDescriptionMinNomMax
5、UnitsNotesVihLogic1inputvoltage880mVVilLogic0inputvoltage,notinULP550mVstateVil-ulpsLogic0inputvoltage,ULPstate300mVVhystInputhysteresis25表4MIPIHS接收模式直流參數(shù)ParameterDescriptionMinNomMaxUnitsNotesVcmrxCommonmodevoltageHS70330mVreceivemodeVidthDifferentialin
6、puthighthreshold70mVVidtlDifferentialinputlowthreshold-70mVVihhsSingle-endedinputhighvoltage460mVVilhsSingle-endedinputlowvoltage-40mVVterm-enSingle-endedthresholdforHS450mVterminationenableZidDifferentialinputimpedance80100125Ωwww.gowinsemi.com.cn2(5)基于
7、高云半導(dǎo)體FPGA的MIPI接口匹配方案TN100-1.00表5LVCMOS直流參數(shù)ParameterVilMaxVilMinVihMaxVihMinVolMaxVohMinLVCMOS120.42V-0.3V3.6V0.78V0.8V0.4V表6LVDS25直流參數(shù)ParameterDescriptionMinNomMaxUnitsNotesVthdDifferentialinputthreshold+/-100mVVcmInputcommonmodevoltage0.052VVohOutputhig
8、hvoltage1.375VVolOutputlowvoltage1.025VVodOutputvoltagedifferential250350450mV當(dāng)FPGA作為MIPI接收器件時(shí)，LVDS25差分對(duì)的正端和負(fù)端分別串聯(lián)50Ω到LVCMOS12，高速模式下LVCMOS12固定輸出0，相當(dāng)于LVDS25差分對(duì)的正端和負(fù)端端接了一個(gè)100Ω的電阻，如圖2所示。圖2FPGA作為接收器件匹配網(wǎng)絡(luò)50LVCMOS12ΩMIPITransmit
