資源描述：
《通信原理課程設(shè)計(jì)基于fpga的時(shí)分多路數(shù)字基帶傳輸系統(tǒng)的設(shè)計(jì)與開發(fā)》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、通信系統(tǒng)課程設(shè)計(jì)基于FPGA的時(shí)分多路數(shù)字基帶傳輸系統(tǒng)的設(shè)計(jì)與開發(fā)指導(dǎo)老師：戴慧潔武衛(wèi)華班級：通信102班組長：組員：2013年7月5日通信系統(tǒng)課程設(shè)計(jì)目錄1.通信系統(tǒng)課程設(shè)計(jì)目的、內(nèi)容、要求1.1課程設(shè)計(jì)目的1.2課程設(shè)計(jì)內(nèi)容1.3課程設(shè)計(jì)要求2.通信系統(tǒng)課程設(shè)計(jì)選題及小組劃分2.1課程設(shè)計(jì)選題2.2小組劃分3.通信系統(tǒng)課程設(shè)計(jì)系統(tǒng)框圖及各模塊參數(shù)指標(biāo)3.1系統(tǒng)框圖3.2各模塊參數(shù)指標(biāo)4.通信系統(tǒng)課程設(shè)計(jì)各模塊原理與思路4.1PCM編譯碼4.2HDB3編譯碼4.3一次群時(shí)分復(fù)用與分接4.4同步5.通信系統(tǒng)課程設(shè)計(jì)各模塊編程與波形仿真（
2、含代碼）5.1PCM編譯碼5.2HDB3編譯碼5.3一次群時(shí)分復(fù)用與分接5.4同步6.通信系統(tǒng)課程設(shè)計(jì)心得體會1.通信系統(tǒng)課程設(shè)計(jì)目的、內(nèi)容、要求及相關(guān)工具1.1課程設(shè)計(jì)目的通信系統(tǒng)課程設(shè)計(jì)是一門綜合設(shè)計(jì)性實(shí)踐課程。使大家在綜合已學(xué)現(xiàn)代通信系統(tǒng)理論知識的基礎(chǔ)上，借助可編程邏輯器件及EDA技術(shù)的靈活性和可編程性，充分發(fā)揮自主創(chuàng)新意識，在規(guī)定時(shí)間內(nèi)完成符合實(shí)際需求的通信系統(tǒng)電路設(shè)計(jì)與調(diào)試任務(wù)。本次課程設(shè)計(jì)選題為數(shù)字基帶傳輸系統(tǒng)。數(shù)字通信系統(tǒng)是利用數(shù)字信號來傳輸信息的通信系統(tǒng)，傳輸?shù)膶ο笸ǔＪ嵌獢?shù)字信息，它可能來自計(jì)算機(jī)等其他數(shù)字設(shè)備的各種
3、數(shù)字代碼，也可能來自數(shù)字電話終端的脈沖編碼，其包括數(shù)字基帶傳輸和數(shù)字頻帶傳輸。數(shù)字基帶傳輸就是不經(jīng)過調(diào)制而直接傳送的方式，即發(fā)送端不使用調(diào)制器，接收端也不使用解調(diào)器。和頻帶傳輸相比，基帶傳輸?shù)膬?yōu)點(diǎn)是：設(shè)備簡單，易做成“一機(jī)多速率”，適應(yīng)性強(qiáng)。而對于時(shí)分多路技術(shù)，其具有十分優(yōu)越的特點(diǎn)。其便于實(shí)現(xiàn)數(shù)字通信，易于制造，適于采用集成電路實(shí)現(xiàn)，成本較低，因此在數(shù)字信號傳輸中得到了廣泛的應(yīng)用。它不僅能夠提高大家對所學(xué)理論知識的理解能力，更重要的是能夠提高和挖掘大家對所學(xué)知識的實(shí)際運(yùn)用能力，為將來進(jìn)入社會從事相關(guān)工作奠定較好的“能力”基礎(chǔ)。1.2課程
4、設(shè)計(jì)內(nèi)容（可選）A)時(shí)分多路數(shù)字電話基帶傳輸系統(tǒng)的設(shè)計(jì)與開發(fā)B)時(shí)分多路數(shù)字電話基帶傳輸系統(tǒng)的設(shè)計(jì)與開發(fā)1.3課程設(shè)計(jì)要求A）64Kb/S的A律PCM數(shù)字話音編譯碼器的開發(fā)設(shè)計(jì)B）PCM30/32一次群時(shí)分復(fù)接與分接器的開發(fā)設(shè)計(jì)C）數(shù)字基帶編碼HDB3編譯碼器的開發(fā)設(shè)計(jì)D）正交相對四相移相鍵控QDPSK調(diào)制器的開發(fā)設(shè)計(jì)（可選）E）同步（幀、位、載波同步（可選））電路的開發(fā)設(shè)計(jì)根據(jù)給定的設(shè)計(jì)指標(biāo)，要求能綜合運(yùn)用通信原理理論所學(xué)知識，借助可編程邏輯器件，靈活使用EDA開發(fā)工具平臺QuartusⅡ，獨(dú)立進(jìn)行時(shí)分多路數(shù)字電話基帶傳輸系統(tǒng)初步方案
5、設(shè)計(jì)、單元電路設(shè)計(jì)、VHDL程序設(shè)計(jì)、程序調(diào)試等工作。附工具：quartusⅡ6.0、FPGA、VHDL語言本次課程設(shè)計(jì)使用的軟件是EDA開發(fā)工具平臺QuartusⅡ6.0，QuartusⅡ是Altera公司提供的可編程邏輯器件的集成開發(fā)軟件，可編程邏輯器件開發(fā)的所有過程為：設(shè)計(jì)輸入、綜合、布局和布線、驗(yàn)證和仿真以及可編程邏輯器件的編程或配置。使用的芯片是EP1C6Q240C8。VHDL的全名是very-high-speedintegratedcircuithardwaredescriptionlanguage，VHDL主要用于描述數(shù)字
6、系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。FPGA（Field－ProgrammableGateArray），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。2課程設(shè)計(jì)選題、小組劃分2.1選題：時(shí)分多路數(shù)字電話基帶傳輸系統(tǒng)的設(shè)計(jì)與開發(fā)2.2模塊劃分（A）負(fù)責(zé)64Kb/S的A律PCM數(shù)字話音編碼器的開發(fā)設(shè)計(jì)（B）負(fù)責(zé)64Kb/S的A律PCM數(shù)字話音譯碼器的開發(fā)設(shè)計(jì)(C）負(fù)責(zé)數(shù)字基帶編
7、碼HDB3編碼器的開發(fā)設(shè)計(jì)(D）負(fù)責(zé)數(shù)字基帶編碼HDB3譯碼器的開發(fā)設(shè)計(jì)（E）負(fù)責(zé)PCM30/32一次群時(shí)分復(fù)接器的開發(fā)設(shè)計(jì)（F）負(fù)責(zé)PCM30/32一次群時(shí)分分接器的開發(fā)設(shè)計(jì)（G）負(fù)責(zé)同步（幀、位同步）電路的開發(fā)設(shè)計(jì)3.通信系統(tǒng)課程設(shè)計(jì)系統(tǒng)框圖及各模塊技術(shù)指標(biāo)3.1系統(tǒng)框圖PCM時(shí)分復(fù)用數(shù)字基帶傳輸，是各路信號在同一信道上占有不同的時(shí)間間隙進(jìn)行通信。它把模擬信號通過抽樣、量化、編碼轉(zhuǎn)變?yōu)閿?shù)字信號，這些都靠編碼器來實(shí)現(xiàn)，然后在位同步和幀同步信號的控制下通過復(fù)接器實(shí)現(xiàn)復(fù)接，復(fù)接后的信號通過信道傳輸，分接器在同步信號的作用下把接收到的信號進(jìn)
8、行分路，分路后的信號通過PCM譯碼、低通濾波器還原出輸入的模擬語音信號。同步技術(shù)是時(shí)分復(fù)用數(shù)字通信的又一個(gè)重要特點(diǎn)。位同步是最基本的同步，是實(shí)現(xiàn)幀同步的前提。它的基本含義是收、發(fā)兩端機(jī)的時(shí)鐘頻率必須同頻、同
