資源描述：
《基于FPGA的UART模塊設(shè)計(jì)講課講稿.doc》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。
1、精品好文檔，推薦學(xué)習(xí)交流編號(hào)基于FPGA的UART模塊設(shè)計(jì)與實(shí)現(xiàn)DesignandRealizationofUARTbasedonFPGA學(xué)生姓名周大勇專(zhuān)業(yè)控制科學(xué)與工程學(xué)號(hào)S120400525指導(dǎo)教師楊曉慧學(xué)院電子信息工程學(xué)院二〇一三年六月僅供學(xué)習(xí)與交流，如有侵權(quán)請(qǐng)聯(lián)系網(wǎng)站刪除謝謝15精品好文檔，推薦學(xué)習(xí)交流摘要UART因其可靠性高，傳輸距離遠(yuǎn)，線路簡(jiǎn)單，同時(shí)UART作為RS232協(xié)議的控制接口，從而成為比較廣泛的串行數(shù)據(jù)通信電路，而現(xiàn)在大部分集成電路通信用的UART芯片，存在成本高，電路復(fù)雜
2、，移植性較差等缺點(diǎn)，本文提出了一種將UART的功能集成在FPGA芯片中，可使整個(gè)系統(tǒng)更為靈活、緊湊，減小整個(gè)電路的體積，提高系統(tǒng)的可靠性和穩(wěn)定性。本模塊功能全部基于verilogHDL硬件描述語(yǔ)言。關(guān)鍵詞：FPGA,UART,verilogHDL,RS232僅供學(xué)習(xí)與交流，如有侵權(quán)請(qǐng)聯(lián)系網(wǎng)站刪除謝謝15精品好文檔，推薦學(xué)習(xí)交流ABSTRACTUART,becauseofitshighreliability,longtransmissiondistanceandthesimpleline,more
3、overmainlyusedincommunicationbetweendevicewithRS232interface.Thusitisbecomingmoreextensiveserialdatacommunicationcircuit.ButnowmostoftheintegratedUARTchipsusedincommunications,havefaultsofhighcostandpoorportability.Thecircuitofthechipiscomplex.Thispa
4、perpresentsamethodthatUARTfunctionwillbeintegratedinFPGAchip,Itcanmakesystemmorecompact,flexible,reliableandstable.AllfunctionsofmodulearebasedonverilogHDLhardwaredescriptionlanguage.Keywords:FPGA,UART,verilogHDL,RS232僅供學(xué)習(xí)與交流，如有侵權(quán)請(qǐng)聯(lián)系網(wǎng)站刪除謝謝15精品好文檔，推薦學(xué)
5、習(xí)交流目錄摘要IABSTRACTII目錄III第一章緒論1第二章UART簡(jiǎn)介2第三章UART功能設(shè)計(jì)33.1波特率發(fā)生模塊33.2波特率接收模塊53.3UART發(fā)送模塊8發(fā)送模塊主要實(shí)現(xiàn)對(duì)并行數(shù)據(jù)的并串轉(zhuǎn)換,并把串行數(shù)據(jù)按照既定數(shù)據(jù)幀格式進(jìn)行輸出。該數(shù)據(jù)幀格式遵循1位起始位、8位數(shù)據(jù)位和1位停止位的固定格式。UART發(fā)送模塊和時(shí)序仿真波形如圖7和圖8所示。8第四章頂層電路及實(shí)驗(yàn)數(shù)據(jù)11第五章結(jié)論12致謝13參考文獻(xiàn)14僅供學(xué)習(xí)與交流，如有侵權(quán)請(qǐng)聯(lián)系網(wǎng)站刪除謝謝15精品好文檔，推薦學(xué)習(xí)交流第一章緒
6、論通用異步收發(fā)器（universalasynchronousreceivertransmitter,UART）盡管自20世紀(jì)70年代就已出現(xiàn)，但因其簡(jiǎn)單可靠，目前仍是一種使用廣泛的串行通信接口。各種微處理器，不論是單片機(jī)，還是DSP、ARM，UART都是基本外圍模塊。一般UART由專(zhuān)用芯片來(lái)實(shí)現(xiàn)，但專(zhuān)用芯片引腳都較多，內(nèi)含許多輔助功能，在實(shí)際使用時(shí)往往只需要用到UART的基本功能，使用專(zhuān)用芯片會(huì)造成資源浪費(fèi)和成本提高。本文提出一種基于FPGA的UART模塊設(shè)，本文設(shè)計(jì)的UART符合RS232串行
7、通信標(biāo)準(zhǔn)。當(dāng)我們不需要用到完整的的UART功能和一些輔助功能時(shí)，就可以將需要的UART功能集成用FPGA來(lái)實(shí)現(xiàn)，然而，F(xiàn)PGA內(nèi)部并不擁有CPU控制單元，無(wú)法處理由UART控制器產(chǎn)生的中斷，所以FPGA不能利用現(xiàn)成的UART控制器構(gòu)成異步串行接口，必須將UART控制器的功能集成到FPGA內(nèi)部。從而可以大大的減少了體積、簡(jiǎn)化了電路，也提高了系統(tǒng)的靈活性。僅供學(xué)習(xí)與交流，如有侵權(quán)請(qǐng)聯(lián)系網(wǎng)站刪除謝謝15精品好文檔，推薦學(xué)習(xí)交流第二章UART簡(jiǎn)介UART是廣泛使用的串行數(shù)據(jù)傳輸協(xié)議[2]。基本的UART
8、通信只需要2根信號(hào)線(RXD、TXD)就可以完成數(shù)據(jù)的相互通信,接收與發(fā)送都是全雙工形式。RXD是UART接收端,為輸入;TXD為UART發(fā)送端,為輸出。UART的基本特點(diǎn)是在其信號(hào)線上共有2種狀態(tài),可分別用邏輯1(高電平)和邏輯0(低電平)來(lái)區(qū)分。在發(fā)送器空閑時(shí),數(shù)據(jù)線保持在邏輯高電平狀態(tài)。當(dāng)發(fā)送器要發(fā)送字符時(shí),起始位使數(shù)據(jù)線處于邏輯0狀態(tài),提示接收器數(shù)據(jù)傳輸即將開(kāi)始。波特率和數(shù)據(jù)幀格式是UART通信中的2個(gè)重要指標(biāo),波特率表示每秒鐘傳輸二進(jìn)制數(shù)據(jù)的位數(shù),表征了數(shù)據(jù)傳輸?shù)乃俾?。?guó)際上規(guī)定了一系
